Freescale製品68K/ColdFireColdFireアーキテクチャ
ColdFireアーキテクチャ
ColdFire製品は、コア、マルチプリ・アキュムレート、ハードウェア・デバイダ、メモリ・マネジメント・ユニット（MMU）、浮動小数点演算ユニット （FPU）と周辺ペリフェラルにより構成されます。
コア・アーキテクチャの概要
ColdFire製品は、CPUコア、ハードウェア分周器（DIV）、積和演算器（MAC）または拡張積和演算器（EMAC）、浮動小数点演算ユニット（FPU）、メモリ管理ユニット（MMU）と周辺ペリフェラルにより構成されます。
ColdFire V1コア
- 命令セット・アーキテクチャC（ISA_C）
- バックグラウンド・デバッグ・モード（DEBUG_B+）
- 2ステージ命令フェッチ・パイプライン（IFP）
- 命令アドレス生成
- 命令フェッチ
- 命令バッファによりIFPとOEPを結合
- 2ステージオペランド実行パイプライン（OEP）
- デコードと選択/オペランド・サイクル
- アドレス生成実行サイクル
ColdFire V2コア
- 命令セット・アーキテクチャA+（ISA_A+）
- バックグラウンド・デバッグ・モードとリアルタイム・トレース機能
- 標準ハードウェア分周器
- 積和演算器/拡張積和演算器によるDSP機能
- 2ステージ命令フェッチ・パイプライン（IFP）
- 命令アドレス生成
- 命令フェッチ
- 3命令FIFOによりIFPとOEPを結合
- 2ステージオペランド実行パイプライン（OEP）
- デコードと選択/オペランド・サイクル
- アドレス生成実行サイクル
ColdFire V3コア
- V2コアと同じISA、デバッグ、コプロセッサ機能
- V2コア製品に対しクロック周波数が50%向上
- 4ステージ命令フェッチ・パイプライン（IFP）
- 命令アドレス生成
- 命令フェッチ・サイクル1
- 命令フェッチ・サイクル2
- 命令初期デコード
- 8命令FIFOによりIFPとOEPを結合
- 2ステージオペランド実行パイプライン（OEP）
- デコードと選択/オペランド・サイクル
- アドレス生成実行サイクル
ColdFire V4コア
- 命令セット・アーキテクチャC（ISA_C）
- 拡張バックグラウンド・デバッグ・モード（DEBUG_D）
- ハードウェア分周器と拡張積和演算器を標準搭載）
- メモリ管理機能（MMU）と浮動小数点機能（FPU）
- （オプション）（V4eコア= V4 + MMU + FPU、V4mコア= V4 ＋ MMU）
- 4ステージ命令フェッチ・パイプライン（IFP）
- 5ステージオペランド実行パイプライン（OEP）
- 10命令FIFOによりIFPとOEPを結合
- 制限付きスーパスカラ命令ディスパッチ
- ハーバード・メモリ・アーキテクチャで要する命令およびデータ用Kバス
- 4入力LIFOハードウェア・スタックによりサブルーチンからの復帰をスピードアップ
ショートカット
© Freescale Semiconductor, Inc. 2004 - 2012. All Rights Reserved.